東京大学大学院工学系研究科の田宮 志郎 客員研究員と小芦 雅斗 教授、および同大学大学院情報理工学系研究科の山崎 隼汰 准教授は、誤り耐性型量子コンピュータの性能を左右する規模と計算速度のジレンマを解消する新しい理論を確立しました。
量子コンピュータの計算に用いる量子ビットは、ノイズの影響を受けやすいことが知られています。そのため量子エラー訂正符号という技術でエラーから量子ビットを守りながら計算を進めることが不可欠です。しかし、従来の方式では、使用する符号の種類によって規模か計算速度のどちらかを犠牲にする必要があり、両立が困難でした。そこで本研究では、情報の保持効率に優れた量子低密度パリティ検査符号と、演算の実行に適した連接符号（注4）を組み合わせたハイブリッド方式を提案しました。また、この方式の解析のために「部分回路縮約」という手法を新たに開発しました。この手法を用いることで、本方式が、使用する量子ビット数の増大を大幅に抑えつつ、計算速度の低下も従来手法と同レベルに抑えられることを厳密に証明しました。この成果は、実用的な量子コンピュータ実現のハードルを下げる道筋を示すもので、世界的な開発競争が続く量子コンピュータの新たな設計指針となることが期待されます。