メモリとプロセッサを分離した新たな量子コンピュータのアーキテクチャを提案

――移植性の優れた高メモリ効率な設計で実用的な量子計算への道を切り拓く――

システム情報科学研究院

谷本　輝夫　准教授

2025.03.04 研究成果Technology

発表のポイント

「コピーできない」という量子力学の制約のもとでメモリとプロセッサの役割を再定義し、汎用性と移植性に優れたロードストア型誤り耐性量子コンピュータの設計を新たに提案。

実用的な量子計算において、従来の量子コンピュータと比較して計算時間の増加を約3%に軽減しつつ、必要なハードウェアの規模を約40%削減できることを示した。

本成果は発展の初期段階である量子計算機アーキテクチャ研究や、量子誤り耐性計算機の早期実用化に向けた開発に貢献すると期待される。

発表概要

東京大学大学院理学系研究科の小堀拓生大学院生（当時日本電信電話インターン生）と藤堂眞治教授、日本電信電話株式会社の鈴木泰成研究員と徳永裕己研究員、理化学研究所量子コンピュータ研究センターの上野洋典基礎科学特別研究員、そして九州大学大学院システム情報科学研究院の谷本輝夫准教授らによる研究グループは、従来の計算機の基本設計であるロードストア型計算機の考え方を量子計算機に適用した、新たな誤り耐性量子計算（注1）のアーキテクチャ（注2）を提案しました。本技術は、プログラムの高い移植性（他の環境への移行のしやすさ）と高効率な量子ハードウェアの活用を可能とするものであり、有用な量子計算の早期実現を加速することが期待されます。
本成果は、2025年3月1日から開催されているThe 31st IEEE International Symposium on High-Performance Computer Architecture （HPCA2025）で発表されました。

本研究ではロードストア型の量子計算アーキテクチャを提案した。

用語解説

（注1） 誤り耐性量子計算
量子ビットへのノイズによるエラーが計算中に生じないように、エラーを修正しながら計算をすることができる量子計算のこと。実用的な量子計算を行うためには不可欠な技術である。
（注2） (計算機)アーキテクチャ
計算機の構成要素を決めて、どのように動くことで計算が行われるかを定める計算機の基礎となる設計思想のこと。

論文情報

会議名： The 31st IEEE International Symposium on High-Performance Computer Architecture (HPCA2025)
題　名： LSQCA: Resource-Efficient Load/Store Architecture for Limited-Scale Fault-Tolerant Quantum Computing
著者名： Takumi Kobori*, Yasunari Suzuki*, Yosuke Ueno, Teruo Tanimoto, Synge Todo, Yuuki Tokunaga　（*責任著者）

本件の詳細についてはこちら

問い合わせ先

システム情報科学研究院　谷本輝夫　准教授 九州大学への寄附はこちら